Qual é o processo epitaxial do SiC?

No campo de alta tensão, particularmente para dispositivos de alta tensão acima de 20.000 V, oSiC epitaxialtecnologia ainda enfrenta vários desafios. Uma das principais dificuldades é conseguir alta uniformidade, espessura e concentração de dopagem na camada epitaxial. Para a fabricação de tais dispositivos de alta tensão, é necessária uma bolacha epitaxial de carboneto de silício de 200um de espessura com excelente uniformidade e concentração.

 

No entanto, ao produzir filmes espessos de SiC para dispositivos de alta tensão, podem ocorrer vários defeitos, especialmente defeitos triangulares. Esses defeitos podem ter um impacto negativo na preparação de dispositivos de alta corrente. Em particular, quando chips de grande área são usados ​​para gerar altas correntes, o tempo de vida de portadores minoritários (como elétrons ou lacunas) torna-se significativamente reduzido. Essa redução na vida útil da portadora pode ser problemática para alcançar a corrente direta desejada em dispositivos bipolares, que são comumente usados ​​em aplicações de alta tensão. Para obter a corrente direta desejada nesses dispositivos, a vida útil da portadora minoritária precisa ser de pelo menos 5 microssegundos ou mais. No entanto, o parâmetro típico de tempo de vida da portadora minoritária paraSiC epitaxialwafers é de cerca de 1 a 2 microssegundos.

 

Portanto, embora oSiC epitaxialprocesso atingiu a maturidade e pode atender aos requisitos de aplicações de baixa e média tensão, mais avanços e tratamentos técnicos são necessários para superar os desafios em aplicações de alta tensão. Melhorias na uniformidade da espessura e concentração de dopagem, redução de defeitos triangulares e aumento da vida útil dos portadores minoritários são áreas que requerem atenção e desenvolvimento para permitir a implementação bem-sucedida da tecnologia epitaxial de SiC em dispositivos de alta tensão.